

Flatbed Scanner

When scanning a thin paper printed on both front and rear side, objects printed on rear side becomes seeing through and superimposed with front side objects, a main target, as below.

たアドレスはトライステート出力状態を持つオクタル・ラッチ回路に $\overline{\text{RAS}}$ (row address strobe) 出力が高レベルの時にラッチされる(図4参照)。この $\overline{\text{RAS}}$ 信号は、一般的な16ピン・ダイナミック RAM に対する行・列アドレス切り替え信号の基準タイミング信号としても用いられ、外付け遅延回路によって発生タイミングがダイナミック RAM にとって最適となるように調整した後、ダイナミック RAM の $\overline{\text{RAS}}$, $\overline{\text{CAS}}$ (column address strobe) 端子に接続する。更に、アドレス・ラッチの出力を切り替え、GDC が供給する16ビットのアドレス信号を8ビ

ットに時分割された行・列アドレスとしてダイナミック RAM に接続する。E₂ から E₃ にかける1クロック間に、 $\overline{\text{DBIN}}$ (data bus in) 信号を出力し、映像メモリから読み出された16ビット・データをバス・バッファを介して映像メモリ・バスに載せ、一括してGDC内に読み込む(read)。E₃の1クロックで、ドット修正モード定義情報(図2中のMOD)に従って、読み込まれたデータに修正を加える(modify)。E₄においてGDCから修正後データを出力し、 $\overline{\text{DBIN}}$ 信号を外付け回路によって遅延させて生成するダイナミック RAM 書き込み信号($\overline{\text{WE}}$)の立ち





図4 インタフェース・ブロック図。1024×1024ドット16色グラフィック表示を簡単なインタフェースで実現できる。64KダイナミックRAM 64個で構成する映像メモリ部を含め1枚のプリント基板上に実装できる

Regular flatbed scanners as below normally mount a document mat covered with white sheet to push the objects to be scanned down to scanner glass. When scan object is small, the outside of the scan objects becomes white. This is desirable.



Epson V600 flatbed scanner with white document mat



A plastic black sheet cut out from a binder

However, in case of scanning a thin paper printed on both front and rear side, the white sheet on document mat reflects strong scanner light back through the thin paper. As the result, the objects printed on front side is superimposed by the objects printed on rear side.

This is miserable.

To reduce the light reflection as much as possible, put a black sheet on the back of the thin paper. The black sheet absorb the light and reduce the light reflected back through the thin paper as below.

たアドレスはトライステート出力状態を持つオクタル・ラッチ回路に $\overline{\text{RAS}}$ (row address strobe) 出力が高レベルの時にラッチされる(図4参照)。この $\overline{\text{RAS}}$ 信号は、一般的な16ピン・ダイナミックRAMに対する行・列アドレス切り替え信号の基準タイミング信号としても用いられ、外付け遅延回路によって発生タイミングがダイナミックRAMにとって最適となるように調整した後、ダイナミックRAMの $\overline{\text{RAS}}$ 、 $\overline{\text{CAS}}$ (column address strobe) 端子に接続する。更に、アドレス・ラッチの出力を切り替え、GDCが供給する16ビットのアドレス信号を8ビ

ットに時分割された行・列アドレスとしてダイナミックRAMに接続する。 E_2 から E_3 にかけての1クロック間に、 $\overline{\text{DBIN}}$ (data bus in) 信号を出力し、映像メモリーから読み出された16ビット・データをバス・バッファを介して映像メモリー・バスに載せ、一括してGDC内に読み込む(read)。 E_3 の1クロックで、ドット修正モード定義情報(図2中のMOD)に従って、読み込まれたデータに修正を加える(modify)。 E_4 においてGDCから修正後データを出力し、 $\overline{\text{DBIN}}$ 信号を外付け回路によって遅延させて生成するダイナミックRAM書き込み信号($\overline{\text{WE}}$)の立ち




図4 インタフェース・ブロック図。1024×1024ドット16色グラフィック表示を簡単なインタフェースで実現できる。64KダイナミックRAM64個で構成する映像メモリー部を含め1枚のプリント基板上に実装できる